AI芯片領域玩家眾多赛邢，作品也在不斷更新迭代。然而猛蔽，到目前為止剥悟，完全符合描述和基準測試的AI芯片寥寥無幾。即便是Google的TPU曼库，也不足以支撐起AI更為長遠的發(fā)展区岗。
人工智能的崛起有三個基本要素：算法、數據和算力毁枯。當云計算廣泛應用慈缔，深度學習成為當下AI研究和運用的主流方式時，AI對算力的要求正快速提升种玛。對AI芯片的持續(xù)深耕藐鹤，就是對算力的不懈追求。
AI芯片方向眾多蒂誉，企業(yè)集中于“初級”賽道
目前教藻，在摩爾定律的驅動下距帅，CPU可以在合理的算力右锨、價格、功耗和時間內為人工智能提供所需的計算性能碌秸。但AI的許多數據處理涉及矩陣乘法和加法绍移，而CPU的設計與優(yōu)化是針對成百上千種工作任務進行的，所以用CPU來執(zhí)行AI算法尖蚪，其內部大量的其他邏輯對目前的AI算法來說是浪費的啤盯，無法讓CPU達到理想的性價比。而面對爆發(fā)式的計算需求嫉簿，通用芯片將更加無以為繼抬而。
因此，具有海量并行計算能力封鹦、能夠加速AI計算的AI芯片應運而生墓老。面對不斷增多的B端應用場景，越來越多的AI芯片公司加入角逐晾游。
實際上辽蚀，AI芯片的研發(fā)有兩個不同的方向：第一，在現有的計算架構上添加專用加速器丽信，即“AI加速芯片”泳落，它是確定性地加速某類特定的算法或任務，從而達到目標應用領域對速度物忠、功耗婚被、內存占用和部署成本等方面的要求狡忙。
第二，重新開發(fā)址芯，創(chuàng)造模擬人腦神經網絡的全新架構去枷，即“智能芯片”。它讓芯片像人一樣能使用不同的AI算法進行學習和推導是复，處理包含感知删顶、理解、分析淑廊、決策和行動的一系列任務逗余，并且具有適應場景變化的能力。目前季惩，這類芯片的設計方法有兩種：一種是基于類腦計算的“神經擬態(tài)芯片”录粱；另一種是基于可重構計算的“軟件定義芯片”。
“智能芯片”仍處于初期開發(fā)階段画拾，不適合商業(yè)應用啥繁。因此，企業(yè)們目前主要采用的方法是在現有的計算架構上添加人工智能加速器摊矮。AI加速芯片的研發(fā)也分為兩種主要的方式：一種是利用已有的GPU头熏、眾核處理器、DSP影偶、FPGA芯片來做軟硬件優(yōu)化转挽；另一種則是設計專用的芯片，也就是ASIC确羹。
GPU届审、FPGA以及ASIC已成為當前AI芯片行業(yè)的主流。其中GPU算是目前市場上AI計算成熟癣偶、應用廣泛的通用型芯片了噪旭，這是一種由大量核心組成的大規(guī)模并行計算架構，專為同時處理多重任務而設計的芯片恃楔。GPU桌面和服務器市場主要由英偉達垢蔑、AMD瓜分，移動市場以高通协固、蘋果溢傅、聯發(fā)科等眾多公司為主。
ASIC是一種為特定目的芋忿、面向特定用戶需求設計的定制芯片炸客，性能強、體積小戈钢、功耗低痹仙、可靠性高是尔。在大規(guī)模量產的情況下，還具備成本低的特點开仰。近年來拟枚，越來越多的公司開始采用ASIC芯片進行深度學習算法加速，其中表現突出的就是TPU众弓。這是Google為提升AI計算能力同時大幅降低功耗恩溅，專為機器學習全定制的人工智能加速器專用芯片，性能非常出眾谓娃。此外脚乡，國內企業(yè)寒武紀開發(fā)的Cambricon系列處理器也廣泛受到了關注。ASIC的全球市場規(guī)模從2012年的163億美元增長到2017年257億美元滨达，預計未來5年將保持18.4%年復合增長奶稠，到2022年達到597億美元。目前恃打，市場格局還比較碎片化钟唯。
FPGA集成了大量的基本門電路以及存儲器，其靈活性介于CPU市缠、GPU等通用處理器和專用集成電路ASIC之間焚痰。我國在這方面剛剛起步，與FPGA四大巨頭賽靈思钮瘪、英特爾锄菊、萊迪思游颅、美高森美存在著巨大的差距湿铃。從市場份額來看，賽靈思和英特爾合計占到市場的90%左右诞昧，其中賽靈思超過50%碉办。2017年，FPGA的全球市場規(guī)模為59.6億美元步嘹，預計到2023年將達到98.0億美元虐干。
AI的發(fā)展還處于起步階段，AI芯片也主要是朝“AI加速芯片”這個方向前行肘习。人工智能計算發(fā)展大致需要經歷三個階段：傳統智能計算际乘、基于深度學習的智能計算、基于神經擬態(tài)的智能計算漂佩。而對于針對第三個階段的神經擬態(tài)芯片脖含，目前鮮少有企業(yè)涉及，要在未來成為主流還有相當長的一段路要走投蝉。不過养葵，英特爾已在2018年國際消費電子展上展示出了Loihi征堪，這是一種基于14nm的新型神經擬態(tài)計算芯片，采用異構設計关拒，由128個Neuromorphic Core(神經形態(tài)的核心)+3個低功耗的英特爾X86核心組成佃蚜，號稱擁有13萬個神經元和1.3億個觸突。
AI芯片市場空間巨大着绊，未必能容納得下大量玩家
根據Gartner的預測數據谐算，全球人工智能芯片市場規(guī)模將在未來五年內呈現飆升， 從2018年的42.7億美元成長至343億美元归露，增長超過7倍匙杏，可以說，未來AI芯片市場將有一個很大的增長空間布橄。
不過充陷，對于很多初創(chuàng)企業(yè)而言，研發(fā)芯片將要面臨時間和資金上的巨大挑戰(zhàn)荠涂。在時間上徊儿，芯片研發(fā)從立項到上市通常需要兩年左右的時間。相較之下裙靶，更重要的一點是芯片成本很高泼剩。
在人工智能應用領域，依據芯片的部署位置和任務需求犹喜，會采用不同的制程瓜释。在一般情況下，終端設備的芯片經常會采用65nm和28nm制程阎敬；邊緣端和部分移動端設備的芯片险锻，制程基本為16nm或10nm；而云端芯片通常是7nm魄帽。
芯片制程決定開發(fā)成本现喳。根據IBS的估算數據，按照不同制程犬辰，65nm芯片開發(fā)費用為2850萬美元嗦篱，5nm芯片開發(fā)費用則達到了54220萬美元。因此幌缝，在芯片的研發(fā)上灸促，對錯誤的容忍度幾乎是零。目前涵卵，較為成熟的是40nm和55nm工藝浴栽，而對于當下先進的7nm工藝，很多企業(yè)的技術還不夠成熟缘厢。
高昂的開發(fā)費用吃度，加上以年計算的開發(fā)周期甩挫，AI芯片企業(yè)在融資的早期階段就需要大量資金浥注，這樣才能撐過沒有產品銷售的階段椿每。而政府的補助和投資者的資金伊者，往往會傾向于那些銷售業(yè)績好的公司。且資本市場希望能有一個較短的投資周期砂腰。因此托津，融資也成為一道門檻。
此外潘娄，由于芯片開發(fā)周期通常需要1-3年的時間嚎姨，在正常的時間里軟件會有一個非常快速的發(fā)展持拐，但算法在這個期間內也將會快速更新勘职，芯片如何支持這些更新也是難點。
而從長遠來看啰哪，AI芯片本身的技術發(fā)展還要面臨如下的困境略菜。
目前主流的AI芯片采用的是馮諾依曼架構。在馮·諾伊曼體系結構中侵宝，芯片在計算上是采取1進1出的方式池粘，數據從處理單元外的存儲器提取，處理完之后再寫回存儲器省喝，如此依序讀取完成任務胆誊。由于運算部件和存儲部件存在速度差異，當運算能力達到一定程度肛度，訪問存儲器的速度無法跟上運算部件消耗數據的速度傻唾，再增加運算部件也無法得到充分利用，這不僅是AI芯片在實現中的瓶頸贤斜，也是長期困擾計算機體系結構的難題策吠。
另外，要滿足人工智能發(fā)展所需的運算能力瘩绒，就需要在CMOS工藝上縮小集成尺寸，不斷提高芯片的系統性能带族。如今锁荔，7nm已經開始量產，5 nm節(jié)點的技術定義已經完成蝙砌。但由此也產生了CMOS 工藝和器件方面的瓶頸阳堕。首先，由于納米級晶體管所消耗的能量非常高择克，這使得芯片密集封裝的實現難度很大恬总。其次前普，一個幾納米的CMOS器件，其層厚度只有幾個原子層辱雅，這樣的厚度極易導致電流泄漏麦荸，而工藝尺寸縮小所帶來的效果也會因此受到影響。
盡管AI芯片市場的增長空間很大怨颜，但未必能夠容得下足夠多的企業(yè)喷融。行業(yè)本身的特性以及當下AI所處的發(fā)展階段，都決定了AI芯片企業(yè)會有一個相對較長的挫折期夯架，而在此過程中淹摧，被資本炒出的泡沫也會隨之壓縮。
人工智能的崛起有三個基本要素：算法、數據和算力毁枯。當云計算廣泛應用慈缔，深度學習成為當下AI研究和運用的主流方式時，AI對算力的要求正快速提升种玛。對AI芯片的持續(xù)深耕藐鹤，就是對算力的不懈追求。
AI芯片方向眾多蒂誉，企業(yè)集中于“初級”賽道
目前教藻，在摩爾定律的驅動下距帅，CPU可以在合理的算力右锨、價格、功耗和時間內為人工智能提供所需的計算性能碌秸。但AI的許多數據處理涉及矩陣乘法和加法绍移，而CPU的設計與優(yōu)化是針對成百上千種工作任務進行的，所以用CPU來執(zhí)行AI算法尖蚪，其內部大量的其他邏輯對目前的AI算法來說是浪費的啤盯，無法讓CPU達到理想的性價比。而面對爆發(fā)式的計算需求嫉簿，通用芯片將更加無以為繼抬而。
因此，具有海量并行計算能力封鹦、能夠加速AI計算的AI芯片應運而生墓老。面對不斷增多的B端應用場景，越來越多的AI芯片公司加入角逐晾游。
實際上辽蚀，AI芯片的研發(fā)有兩個不同的方向：第一，在現有的計算架構上添加專用加速器丽信，即“AI加速芯片”泳落，它是確定性地加速某類特定的算法或任務，從而達到目標應用領域對速度物忠、功耗婚被、內存占用和部署成本等方面的要求狡忙。
第二，重新開發(fā)址芯，創(chuàng)造模擬人腦神經網絡的全新架構去枷，即“智能芯片”。它讓芯片像人一樣能使用不同的AI算法進行學習和推導是复，處理包含感知删顶、理解、分析淑廊、決策和行動的一系列任務逗余，并且具有適應場景變化的能力。目前季惩，這類芯片的設計方法有兩種：一種是基于類腦計算的“神經擬態(tài)芯片”录粱；另一種是基于可重構計算的“軟件定義芯片”。
“智能芯片”仍處于初期開發(fā)階段画拾，不適合商業(yè)應用啥繁。因此，企業(yè)們目前主要采用的方法是在現有的計算架構上添加人工智能加速器摊矮。AI加速芯片的研發(fā)也分為兩種主要的方式：一種是利用已有的GPU头熏、眾核處理器、DSP影偶、FPGA芯片來做軟硬件優(yōu)化转挽；另一種則是設計專用的芯片，也就是ASIC确羹。
GPU届审、FPGA以及ASIC已成為當前AI芯片行業(yè)的主流。其中GPU算是目前市場上AI計算成熟癣偶、應用廣泛的通用型芯片了噪旭，這是一種由大量核心組成的大規(guī)模并行計算架構，專為同時處理多重任務而設計的芯片恃楔。GPU桌面和服務器市場主要由英偉達垢蔑、AMD瓜分，移動市場以高通协固、蘋果溢傅、聯發(fā)科等眾多公司為主。
ASIC是一種為特定目的芋忿、面向特定用戶需求設計的定制芯片炸客，性能強、體積小戈钢、功耗低痹仙、可靠性高是尔。在大規(guī)模量產的情況下，還具備成本低的特點开仰。近年來拟枚，越來越多的公司開始采用ASIC芯片進行深度學習算法加速，其中表現突出的就是TPU众弓。這是Google為提升AI計算能力同時大幅降低功耗恩溅，專為機器學習全定制的人工智能加速器專用芯片，性能非常出眾谓娃。此外脚乡，國內企業(yè)寒武紀開發(fā)的Cambricon系列處理器也廣泛受到了關注。ASIC的全球市場規(guī)模從2012年的163億美元增長到2017年257億美元滨达，預計未來5年將保持18.4%年復合增長奶稠，到2022年達到597億美元。目前恃打，市場格局還比較碎片化钟唯。
FPGA集成了大量的基本門電路以及存儲器，其靈活性介于CPU市缠、GPU等通用處理器和專用集成電路ASIC之間焚痰。我國在這方面剛剛起步，與FPGA四大巨頭賽靈思钮瘪、英特爾锄菊、萊迪思游颅、美高森美存在著巨大的差距湿铃。從市場份額來看，賽靈思和英特爾合計占到市場的90%左右诞昧，其中賽靈思超過50%碉办。2017年，FPGA的全球市場規(guī)模為59.6億美元步嘹，預計到2023年將達到98.0億美元虐干。
AI的發(fā)展還處于起步階段，AI芯片也主要是朝“AI加速芯片”這個方向前行肘习。人工智能計算發(fā)展大致需要經歷三個階段：傳統智能計算际乘、基于深度學習的智能計算、基于神經擬態(tài)的智能計算漂佩。而對于針對第三個階段的神經擬態(tài)芯片脖含，目前鮮少有企業(yè)涉及，要在未來成為主流還有相當長的一段路要走投蝉。不過养葵，英特爾已在2018年國際消費電子展上展示出了Loihi征堪，這是一種基于14nm的新型神經擬態(tài)計算芯片，采用異構設計关拒，由128個Neuromorphic Core(神經形態(tài)的核心)+3個低功耗的英特爾X86核心組成佃蚜，號稱擁有13萬個神經元和1.3億個觸突。
AI芯片市場空間巨大着绊，未必能容納得下大量玩家
根據Gartner的預測數據谐算，全球人工智能芯片市場規(guī)模將在未來五年內呈現飆升， 從2018年的42.7億美元成長至343億美元归露，增長超過7倍匙杏，可以說，未來AI芯片市場將有一個很大的增長空間布橄。
不過充陷，對于很多初創(chuàng)企業(yè)而言，研發(fā)芯片將要面臨時間和資金上的巨大挑戰(zhàn)荠涂。在時間上徊儿，芯片研發(fā)從立項到上市通常需要兩年左右的時間。相較之下裙靶，更重要的一點是芯片成本很高泼剩。
在人工智能應用領域，依據芯片的部署位置和任務需求犹喜，會采用不同的制程瓜释。在一般情況下，終端設備的芯片經常會采用65nm和28nm制程阎敬；邊緣端和部分移動端設備的芯片险锻，制程基本為16nm或10nm；而云端芯片通常是7nm魄帽。
芯片制程決定開發(fā)成本现喳。根據IBS的估算數據，按照不同制程犬辰，65nm芯片開發(fā)費用為2850萬美元嗦篱，5nm芯片開發(fā)費用則達到了54220萬美元。因此幌缝，在芯片的研發(fā)上灸促，對錯誤的容忍度幾乎是零。目前涵卵，較為成熟的是40nm和55nm工藝浴栽，而對于當下先進的7nm工藝，很多企業(yè)的技術還不夠成熟缘厢。
高昂的開發(fā)費用吃度，加上以年計算的開發(fā)周期甩挫，AI芯片企業(yè)在融資的早期階段就需要大量資金浥注，這樣才能撐過沒有產品銷售的階段椿每。而政府的補助和投資者的資金伊者，往往會傾向于那些銷售業(yè)績好的公司。且資本市場希望能有一個較短的投資周期砂腰。因此托津，融資也成為一道門檻。
此外潘娄，由于芯片開發(fā)周期通常需要1-3年的時間嚎姨，在正常的時間里軟件會有一個非常快速的發(fā)展持拐，但算法在這個期間內也將會快速更新勘职，芯片如何支持這些更新也是難點。
而從長遠來看啰哪，AI芯片本身的技術發(fā)展還要面臨如下的困境略菜。
目前主流的AI芯片采用的是馮諾依曼架構。在馮·諾伊曼體系結構中侵宝，芯片在計算上是采取1進1出的方式池粘，數據從處理單元外的存儲器提取，處理完之后再寫回存儲器省喝，如此依序讀取完成任務胆誊。由于運算部件和存儲部件存在速度差異，當運算能力達到一定程度肛度，訪問存儲器的速度無法跟上運算部件消耗數據的速度傻唾，再增加運算部件也無法得到充分利用，這不僅是AI芯片在實現中的瓶頸贤斜，也是長期困擾計算機體系結構的難題策吠。
另外，要滿足人工智能發(fā)展所需的運算能力瘩绒，就需要在CMOS工藝上縮小集成尺寸，不斷提高芯片的系統性能带族。如今锁荔，7nm已經開始量產，5 nm節(jié)點的技術定義已經完成蝙砌。但由此也產生了CMOS 工藝和器件方面的瓶頸阳堕。首先，由于納米級晶體管所消耗的能量非常高择克，這使得芯片密集封裝的實現難度很大恬总。其次前普，一個幾納米的CMOS器件，其層厚度只有幾個原子層辱雅，這樣的厚度極易導致電流泄漏麦荸，而工藝尺寸縮小所帶來的效果也會因此受到影響。
盡管AI芯片市場的增長空間很大怨颜，但未必能夠容得下足夠多的企業(yè)喷融。行業(yè)本身的特性以及當下AI所處的發(fā)展階段，都決定了AI芯片企業(yè)會有一個相對較長的挫折期夯架，而在此過程中淹摧，被資本炒出的泡沫也會隨之壓縮。
18221259202